Lógica digital combinatoria: Autoevaluación

     SOLUCIONES:

    

     PRIMERA PARTE:

       1. D         2. C          3. D            4. D          5.C              6.D          7.C        8. C         9.A           10.B

       

      SEGUNDA PARTE

a)      Por medio de Mapa de Karnaugh se obtiene la función minimizada: S =C’ A’ +  C B’   la cual se puede implementar con una compuerta OR  de 2  entradas, dos AND de 2 entradas, y 3 inversores.

b)      Se puede utilizar un decodificador de 4 entradas/4 salidas, como 74154. Recordemos que este integrado maneja su salidas negadas, es decir detecta por medio de un Cero lógico en la salida respectiva lo que se introduzca a la entrada. Basta entonces, conectar  las salidas   correspondientes al  2 ,4, 5,  8, 13  a las entradas de una NAND, para lograr la función solicitada.

c)       Con un multiplexor de 16 entradas/ 1 salida,  se conectan las entradas 2,4,5,8 y 13 a Vcc

       ( 1 lógico), y las demás a tierra ( 0 lógico). Al variar D,C,B,A en las entradas de selección del  

       multiplexor, la salida del multiplexor sólamente dará nivel alto en las entradas mencionadas.