Iniciamos con la suma de 2 números X,Y de 1 bit cada uno:
Luego al tener en cuenta el acarreo de entrada tendremos una tabla de verdad más completa:
Con 2 Half Adder y una compuerta OR se puede obtener el circuito lógico de un Full Adder:
Con 1 half adder y 3 full adder se construye el sumador binario de 4 bits:
Ejercicio 1: Efectuar la simulación en Altera del sumador de 4 bits, a partir del half adder, siguiendo el proceso jerárquico en el diseño.
..........................................................................................................El sumador 7483 dispone de 4 full adder:
Su circuito aparece en el data sheet, tal como se muestra:
Ejercicio 2: Efectuar la simulación en Altera del comportamiento del sumador 7483, llamando al sumador incorporado en librería.
Buen dia profe, disculpe la molestia pero soy Jose Montaña alumno suyo de Digitales 1, el motivo es que hoy se me olvido entregarle la excusa de la falla de los días martes 13 y sábado 17 de Noviembre; ya que toda esta semana estaré en Cauca en los Juegos Deportivos Nacionales representando a Bogota; discúlpeme por mi descuido y espero entienda mi situación, Mil gracias.
ResponderEliminarJosé: Entiendo su situación que es especial. Espero que pueda para el martes 20 de noviembre, antes del Exámen final ( 7 PM) ), me pueda presentar las simulaciones del restador binario y la Unidad Lógico Aritmética (ALU), para que pueda tener su nota de las simulaciones. Exitos en los juegos nacionales.
Eliminar