Tutorial: Compuertas lógicas con ispLever de Lattice Semiconductor mediante editor esquemático

Con la Gal22V10 de Lattice Semiconductor, podemos, mediante el esquema gráfico, ecuaciones Booleanas o tabla de verdad implementar en el protoboard las diferentes compuertas lógicas: Inversor (NOT), Buffer no inversor (YES), AND, OR, XOR, NAND, NOR, XNOR. Se requiere tener instalado el sofware ispLEVER  el cual se puede descargar en:  http://jagarza.fime.uanl.mx/Ene2012/Software/classic_1_5.exe

Inicialmente vamos a trabajar esquemática o gráficamente:

2. Previamente se abre carpeta en donde queremos guardar el proyecto, y como tipo de diseño seleccionamos Esquemático/ABEL, tal como se muestra a continuación:

3. Seleccionamos la Gal22V10 de 24 pines tal como se muestra:

4.  Al  dar clik dos veces en siguiente se establece una ventana como la mostrada, y luego damos Finalizar.

5. Aparece entonces una ventana como la mostrada:

6. Luego, situándonos sobre la GAL22V10 abrimos un archivo nuevo:

7. Seleccionamos esquemático, pues vamos a dibujar las compuertas:

8.  Procedemos a dibujar las compuertas en el editor gráfico; guardamos el archivo esquemático como compuertas, sin importar que sea el mismo nombre del proyecto:

9. Para encontrar las compuertas buscamos con la barra de herramientas de dibujo, y las ampliamos con el Zoom:

10. Proceda a cablear usando add wire de la barra de herramientas de dibujo, y al salvar el archivo se rotulan automáticamente cada gráfico de cada compuerta lógica:

11. Se editan los nombres de las entradas y salidas, ubicando el cursor en cada entrada o salida, digitando el nombre respectivo, y luego haciendo click en la entrada o salida respectiva.

12. Colocamos marquillas de entrada a P y Q, y de salida al inversor,buffer, and, or, xor,  etc.
La gráfica indica como establecer las marquillas de las salidas; en forma similar se procede con las entradas:

13. Luego salvamos y compilamos el archivo esquemático:compuertas.sch , y obtenemos las ecuaciones Booleanas de acuerdo a la sintaxis del lenguaje ABEL:

14. Para efectuar ahora la simulación, nos ubicamos nuevamente sobre la GAL22V10 y abrimos um archivo nuevo de estímulo de formas de onda:

15. Indicamos que deseamos hacer la simulación del archivo esquemático compuertas asociando con este archivo las formas de onda:

16.. Salvamos el archivo compuertas.WDL   con las formas de onda donde vamos a efectuar la simulación:

17. Editamos para importar las entradas y salidas del archivo esquemático y poder trabajar las formas de onda en la simulación:

18.  Aparece una ventana como se muestra, que permite primero adicionar y luego  mostrar todas  las formas de onda:

19. Procedemos ahora a efectuar las gráficas de las ondas en las entradas P y Q, ayudándonos de una caja para editar la forma de onda en el pulso de cada bit y salvando el archivo al terminar.

20. Observamos que en la ventana principal del ispLEVER (Navegador) aparece el archivo de las formas de onda con la opción para efectuar la simulación funcional:

21. Al efectuar en forma exitosa  la simulación aparece un panel de control del simulador.

22. Damos click en el signo de admiración: ! , para visualizar las formas de onda con la simulación solicitada.

23.Una vez que estemos seguros mediante la simulación que el circuito vá a funcionar sin problema, procedemos a crear el mapa de fusibles y el archivo JEDEC para programar la GAL, al estar ubicados en el navegador sobre la GAL22V10. Previamente se efectuán los enlaces en el diseño (LINK Design ) y se verifica la capacidad de la GAL para obedecer lo requerido (FIT Design)

Link Design (enlazar el diseño):

Verifique si el o los archivos contienen un código válido. En caso de que no se acepte

aparecerá un mensaje que incluye una explicación y un código de error.

 Fit Design (tamaño del diseño):

En algunas ocasiones, los requerimientos del diseño sobrepasan la capacidad del dispositivo

seleccionado. Esta rutina verifica si el diseño cabe en el dispositivo. 

 Create Fuse Map (obtener el archivo del mapa de fusibles):

En este proceso se obtienen dos archivos:

El archivo reporte con extensión .rep contiene la información de las ecuaciones, la distribución

de terminales pin out, el porcentaje de utilización del dispositivo, etcétera.

El archivo JEDEC con extensión .jed tiene el mapa de fusibles, el cual será utilizado

para programar el dispositivo.

Si todo está bien debe salir una ventana como la mostrada;

24.En el archivo  Chip report  vemos la configuración automática que se hace de los pines en la GAL22V10;  se observa que en  este dispositivo se conecta tierra al pin 12 y Vcc de 5 voltios al pin 24. Para la OR y la AND se utiliza una salida de buffer con inversor, y por eso aparecen estas salidas como si estuviesen negadas, pero en realidad no lo están.

25. EL archivo JEDEC, acrónimo de Joint Electron Device Engineering Council  es un archivo standar, o sea universalmente aceptado, que contiene el Mapa de Fusibles que permiten que el programador Superpro Z queme los fusibles apropiados de la GAL para satisfacer lo requerido.