Comparador de magnitud de 4 bits: 7485 ¿Cómo se diseña ?

Vamos a estudiar como diseñar el comparador de magnitud 7485.

Los comparadores de magnitud son circuitos que comparan el valor binario de dos números, proporcionando información de cuál es mayor, menor, o si ambos son iguales.

Veamos para dos números A y B,de 1 bit cada uno, su tabla de verdad:

      A     B            Z(A mayor B)          Z(A igual B)             Z(A menor B)

      0       0                   0                          1                            0
      0       1                   0                          0                            1 

      1       0                   1                          0                            0
      1       1                   0                          1                            0

De  la tabla, se deducen las ecuaciones Booleanas para cada salida:
                            Z(A mayor B) = A B'
                            Z(A igual B) = A' B' +  A B =  A xnor B
                            Z(A menor B) = A' B

Si ahora, tuviésemos dos bits A1,A0 y B1,B0, sin necesidad de elaborar la tabla de verdad, por simple lógica, podemos obtener las ecuaciones Booleanas:

Z(A mayor B) = A1 B1' +  (A1 xnor B1) (A0 B0' ), lo cual lo podemos interpretar así: Para que A sea mayor que B, basta que A1 sea 1 y B1 0, pero si A1 y B1 son bits iguales, ambos ceros o ambos unos, A0 debe ser 1 y B0 debe ser 0.
Z(A igual B) =  (A1 xnor B1) (A0 xor B0 ),  lo cual lo podemos interpretar diciendo que A es igual a B, siempre y cuando A1 y B1 sean bits iguales (ambos ceros o ambos unos), y así mismo A0 y B0.
Z(A menor B) = A1' B1 +  (A1 xnor B1) (A0' B0 ), es decir para que A sea menor que B, basta que A1 sea 0 y B1 sea 1, pero si A1 y B1 son bits iguales, ambos ceros o ambos unos, A0 debe ser 0 y B0 debe ser 1.
Podemos finalmente extrapolar ideas y considerar cada número A y B de 4 bits cada uno,( A3 A2 A1 A0 ), y ,( B3 B2 B1 B0 ), y por lógica deducimos las tres ecuaciones Booleanas, así:

Z(A mayor B) = A3 B3' +  (A3 xnor B3) A2 B2' + (A3 xnor B3) (A2 xnor B2) A1 B1'
 + (A3 xnor B3) (A2 xnor B2) (A1 xnor B1) A0 B0'  

Z(A igual B) = (A3 xnor B3) (A2 xnor B2) (A1 xnor B1) (A0 xnor B0)

Z(A menor B) = A3'B3 +  (A3 xnor B3) A2' B2 + (A3 xnor B3) (A2 xnor B2) A1'B1 + (A3 xnor B3) (A2 xnor B2) (A1 xnor B1) A0'B0

Es interesante darnos cuenta como se obtienen las ecuaciones, sin necesidad de manejar mapas de Karnaugh para tablas de verdad muy grandes, sólo por simple lógica, elemento fundamental  en el diseño digital.

El circuito integrado 74LS85 es un comparador de magnitud de 4 bits, cuyo diseño fué efectuado con la técnica explicada. 
Este chip dispone adicionalmente de 3 entradas de cascada, lo cual permite poder expandirlo, para aumentar su capacidad; por ejemplo para elaborar comparadores de magnitud de 8 bits.